Proyecto de Investigación

Diseño e implementación en FPGA de un receptor para DSRC (Dedicated Short-Range Communications)

Fecha	2006 - 2006
Partner	INDRA ESPACIO S.L.
Investigador Principal	Javier Valls Coquillat
Areas de Investigación	Procesado de Señales
Grupo de Investigación	Grupo de Integración de Sistemas Digitales (GISED)
Presupuesto	€