Project

Diseño eficiente de circuitos para telecomunicaciones en FPGA

Partner

Generalitat Valenciana. Ref: GV00-093-14

Fecha

2001 - 2002

Investigador Principal

  Javier Valls Coquillat

Areas de Investigación

Procesado de Señales

Grupo de Investigación

Grupo de Integración de Sistemas Digitales (GISED)

Últimos tweets

REVISTA WAVES

Última Hora

8G Building. 4th Floor, D access
Universitat Politècnica de València
Camino de Vera, s/n
46022 Valencia
SPAIN