Publication

Efficient FPGA-Implementation of two's complement digit-serial/parallel multipliers

Año

2003

Autores

  Javier Valls Coquillat

Coautores

J. Valls and E. Boemo

Revista

IEEE Transactions on Circuits and Systems II

Volumen

50

Número

6

Páginas

317-322

Fechas

Junio

DOI

http://dx.doi.org/10.1109/TCSII.2003.811438

Grupos de Investigación

Grupo de Integración de Sistemas Digitales (GISED)

Últimos tweets

REVISTA WAVES

Última Hora

8G Building. 4th Floor, D access
Universitat Politècnica de València
Camino de Vera, s/n
46022 Valencia
SPAIN