Open

Grade Student Scholarship

Research Area

Wireless Communications

Description

Proyecto: Implementación de técnicas de transmisión y recepción inalámbrica para estándares 5G en una plataforma software-defined radio.

En
el marco del proyecto europeo METIS (Mobile Enablers for the 2020
Information Society), se sentaron las bases de las comunicaciones
móviles e inalámbricas de quinta generación (5G) que deberán satisfacer
las necesidades de comunicación de la sociedad a partir del año 2020. En
METIS se propusieron diversas técnicas y algoritmos con múltiples
antenas que han demostrado tener un gran impacto sobre la 5G. El
presente proyecto parte de los resultados de METIS para demostrar su
viabilidad mediante implementaciones en un banco de pruebas.
El
becario/becaria tendrá que implementar distintos algoritmos de 5G para
su prueba de concepto en una plataforma software-defined radio (SDR)
compuesta por tres kits WARP v3 (http://goo.gl/yDKUaP). En concreto, los
objetivos son:
     •Validar la viabilidad de algoritmos candidatos a la 5G mediante una implementación práctica.
    
•Evaluar el rendimiento de técnicas de 5G, en términos de tasa de
error, en un sistema hardware, teniendo en cuenta, entre otros, los
efectos de las formas de onda reales y del canal físico de propagación.
     •Cuantificar las necesidades de memoria de los algoritmos desarrollados.
    
•Evaluar el coste computacional de la implementación práctica para
comprobar que cumple los requisitos necesarios de tiempo real de la capa
física de los estándares de comunicaciones móviles de 5G.

Lugar de trabajo: Laboratorios del Instituto de Telecomunicaciones y Aplicaciones Multimedia (iTEAM) de la Universidad Politécnica de Valencia.

Periodo de colaboración: De 6 a 9 meses.

Cuantía de la beca: 400 €/ mes.

Perfil del candidato: Ingeniero de Telecomunicación Especialidad Electrónica o titulaciones afines.

Aspectos valorados:
Idioma inglés, experiencia en sistemas de software-defined radio,
conocimientos de FPGAs y herramientas de software Xilinx para FPGAs (ISE
System Edition y Xilinx System Generator), procesado digital de la
señal y programación en Matlab, lenguaje C y VHDL.

Interesados contactar con el profesor José Fco. Monserrat adjuntando currículum y expediente académico: jomondel@iteam.upv.es.

Latest Tweets

WAVES MAGAZINE

Latest News

8G Building. 4th Floor, D access
Universitat Politècnica de València
Camino de Vera, s/n
46022 Valencia
SPAIN

Follow us

Newsletter