Line

Algorithms and architectures for advanced Forward Error Correction (FEC)

Descripción

El objetivo de esta línea de investigación es el desarrollo de algoritmos y arquitecturas para la implementación hardware de bloques FEC (Forward Error Correction) que se necesitarán en los futuros sistemas de comunicaciones. Nos hemos centrado en decodificadores para códigos LDPC ( Low-Density Parity-Check) binarios y no binarios, y decodificación blanda de códigos Reed-Solomon. Se pretende mejorar las prestaciones de los decodificadores LDPC para SNR elevadas, donde aparece el error de suelo. Se ha desarrollado un emulador LDPC hardware basaso en FPGA para acelerar las simulaciones a tasas de bit muy bajas.

Grupos de Investigación

Grupo de Integración de Sistemas Digitales (GISED)

Areas de Investigación

Procesado de Señales

Últimos tweets

REVISTA WAVES

Última Hora

8G Building. 4th Floor, D access
Universitat Politècnica de València
Camino de Vera, s/n
46022 Valencia
SPAIN