Scheme for reducing the storage requirements of FFT twiddle factors on FPGAs

Año	2007
Autores	Javier Valls Coquillat
Coautores	T. Sansaloni, A. Perez-Pascual, V. Torres, J.Valls
Revista	Journal of VLSI Signal Processing
Volumen	47
Número	2
Páginas	183-187
Fechas	Mayo
DOI	http://dx.doi.org/10.1007/s11265-007-0055-8
Grupos de Investigación	Grupo de Integración de Sistemas Digitales (GISED)